96年度のマシンのデータ

96年度チャンプ
Team TSU (司ちゃんとゆかいな仲間達)
CPI 1
clock 15MHz
命令  16bit
bus 16bit
register数 16
operand数  3
特徴 96年度の優勝マシン 

5段パイプラインを装備し、Data ForwardingによるRAWの解消を 行った。また、アドレス線とデータ線のマルチプレクスによって ピン数をかせぎ2メモリのインターリーブを行っている。

とにかくパワフルなマシンで、96年度の最高記録を破った。 圧倒的強さで96年度の最優秀マシンとなった。


Team 叫ぶ詩人
CPI 1
clock 25.175MHz(4分周)
命令 16bit
bus 16bit
register数 16bit * 32 + 16bit * 16
(裏レジスタ)
operand数  2
特徴 裏レジスタの効果は? 

3段パイプラインを装備。命令で切り替える事により裏レジスタを使用可能。 裏レジスタは退避に用いられた。オペランドは直行が必要で、Delayed Slot は2個であった。手で書いたところはDelayed Slotを埋めたらしい。 Clockの遅さが難点か。


Team OKAY!
CPI 2
clock 30MHz
命令 16-32bit
bus 16bit
register数 16bit * 32
operand数  2
特徴 即値表がポイント 

32bitを一度に読み込み、2命令を同時に読み込む事が可能。これにより全体の 高速化が達成された。レジスタ以外に16個の即値表なるものを持っていたが この16個以外に即値が取れなかった。


Team 玉露
CPI 2
clock 14MHz
命令 16bit
bus 16bit
register数 16bit * 32
operand数  2
特徴 GUIデバッガ? 

本人達も言っているように正直でふつ〜なアーキテクチャ構成。デバッガは Tcl/Tk を用いたGUIを装備したらぶり〜な物だった。


Team エンデバー
資料がないよ〜


Team ABOK
CPI 4
clock 12MHz
命令 32bit
bus 32bit
register数 32bit * 16
operand数  3
特徴 32bitアーキテクチャ 

実は96年度唯一の完全32ビットアーキテクチャ。いらない命令をすべて削除し (なんと論理演算がない)レイトレに特化させた結果、FPGA内に余裕が出来、 RS-232C用のserial⇔parallel 変換回路を内部に組み込む事ができた。

裏世界

実験が終了してもさらなる速さを求めてさまよう人々がいます。
CADに魅入られた裏の戦士たちの チャンプを紹介しておきましょう。
Team  裏ABOK
CPI
clock 15.35MHz
命令 32bit
bus 32bit
register数 32bit * 16
operand数  3
特徴 32bitアーキテクチャ 

実験終了後に一から再設計された裏マシン。3段パイプラインを搭載し、RAW ハザードは手で回避した?
コンテスト課題を23秒で描画可能な裏世界のチャンピオン。(1997.7.2)



〔トップページへ〕 〔「マシンデータ」のindexページへ〕
<vu@is.s.u-tokyo.ac.jp>

Last updated on 7 May, 1999